PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-242252

(43) Date of publication of application: 17.09.1996

(51)Int.CI.

H04L 12/40 G06F 13/00

G06F 13/28 H04L 12/56 H04L 29/08

(21)Application number: 07-045812

(71)Applicant: FUJITSU LTD

PFU LTD

(22)Date of filing:

06.03.1995


(72)Inventor: HIKONO ATSUSHI SAKUKI KENICHI

HOSHI KENJI SUDO KIYOSHI KATO TAKANORI

(54) PACKET BUS CONTROLLER

(57)Abstract:

PURPOSE: To gurantee the order of each packet. CONSTITUTION: A control part 33 controls the packet address information stored in a data packet storage part 31 and an interruption packet storage part 32, packet kind information, the packet transmission waiting state information from a master 2 to the slave 4 and the response waiting state information for the packet from the slave. When a reading control part 34 receives an interruption packet after a data packet is transmitted to the slave 4 based on the contents to be controlled by the control part 33, the control part 34 transmits an interruption packet after the part 34 confirms that the response to the data packet transmitted from the slave 11 is a normal response.



LEGAL STATUS

[Date of request for examination]

26.10.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration] [Date of final disposal for application]

[Patent number]

3457084

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-242252

(43)公開日 平成8年(1996)9月17日

(51) Int.Cl. ⁶		徽別記号	庁内整理番号	FI.			技術表示箇所	
H 0 4 L	12/40			H04L 1	1/00	321		
G06F	13/00	353	7368-5E	G06F 1	3/00	353	S	
	13/28	3 1 0	9172-5E	. 1	3/28	3101	Ė	
H 0 4 L	12/56		9466-5K	H04L 1	1/20	1022	Z	
	29/08	·		1	3/00	3072	Z .	
				審査請求	未請求	請求項の数5	OL (全 12 頁)	
(21)出願番号		特願平7-45812		(71)出顧人	0000052	000005223		
					富士通构	朱式会社		
(22)出顧日		平成7年(1995)3月6日			神奈川県	艮川崎市中原区 」	上小田中4丁目1番	
					1号			
				(71)出願人	0001361	36		
					株式会社ピーエフユー			
				石川県		河北郡宇ノ気町字宇野気ヌ98番地の		
					2		•	
				(72)発明者	彦野 月	表		
					石川県和	可北郡宇ノ気町等	字野気ヌ98番地の	
		•			2 株式	く会社ピーエフェ	1.一内	
				(74)代理人	弁理士	遠山 勉 (タ	ト1名)	
,			最終頁に続く					


(54)【発明の名称】 パケットバス制御装置

(57)【 要約】

【 目的】各パケットの順序を保障することを目的とする。

【構成】管理部33がデータパケット記憶部31と割り込みパケット記憶部32とに記憶されたパケットのアドレス情報、パケットの種類情報、マスタ2からスレーブ4~のパケットの送信待ち状態情報とスレーブ4からの前記パケットに対する応答待ち状態情報とを管理する。管理部33で管理される内容に基づき読み出し制御部34はデータパケットをスレーブ4に送信した後に割り込みパケットを受信した場合にスレーブ4からの送信されたデータパケットに対する応答が正常応答であることを確認した後に割り込みパケットを送信する。

本発明のバケットバス制御装置の原理図



【特許請求の範囲】

【 請求項1 】 ダイレクトメモリアクセス転送によってマスタからデータパケットと前記転送を終了させるための割り込みパケットとをパケットバスを通してスレーブに転送するパケットバス制御装置であって、

前記マスタからのデータパケットを記憶するデータパケット記憶部と、

前記マスタからの割り込みパケットを記憶する割り込みパケット記憶部と、

前記データパケット 記憶部と割り 込みパケット 記憶部と に記憶されたパケット のアドレス情報、パケット の種類 情報、マスタからスレーブへのパケット の送信待ち状態 情報とスレーブからの前記パケット に対する応答待ち状 態情報とを管理する管理部と、

前記管理部で管理される内容に基づき前記データパケット記憶部と前記割り込みパケット記憶部との一方の記憶部からパケットを読み出して前記スレーブに送出する読み出し制御部とを備え、

前記読み出し制御部は、前記データパケットをスレーブ に送信した後に前記割り 込みパケット を受信した場合に 20 スレーブからの前記送信されたデータパケット に対する 応答が正常応答であることを確認した後に前記割り 込みパケット を送信することを特徴とするパケット バス制御 装置。

【 請求項2 】 前記データパケット は前記転送により 前 記スレーブに設けられたメモリ にスト アされるスト アパ ケット であることを特徴とする請求項1 に記載のパケット バス制御装置。

【 請求項3 】 前記管理部は前記マスタから受信した順序で前記データパケット、割り込みパケットに関する前 30記情報を記憶する複数の優先順位記憶部を有し、

前記スレーブからの前記送信されたパケット に対する応答が正常応答である場合には、前記送信されたパケット に対応する優先順位記憶部は前記情報を消去し、前記消去された優先順位記憶部以外の全ての優先順位記憶部は優先順位をそれぞれ1 つ繰り上げることを特徴とする請求項1 または請求項2 に記載のパケットバス制御装置。

【 請求項4 】 前記スレーブからの前記送信されたパケットに対する応答がリトライ応答である場合には、前記送信されたパケットに対応する優先順位記憶部は前記情 40報を消去せず、かつ前記優先順位記憶部は優先順位を繰り上げず、

前記読み出し制御部は、前記送信されたパケットに対応する優先順位記憶部の前記情報に基づき前記データパケット記憶部から再びデータパケットを読み出してスレーブに送出することを特徴とする請求項3に記載のパケットバス制御装置。

【 請求項5 】 前記読み出し制御部は、前記割り込みパケットを受信した後に割り込みパケットではない新たなパケットを受信した場合にその新たなパケットを前記割 50

り込みパケットを送信する前にスレーブに送信することを特徴とする請求項1から請求項4のいずれかの請求項 に記載のパケットバス制御装置。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明はリトライ機能を有するパケットバスにおいてパケットの転送順序を制御するパケットバス制御装置に関する。

[0002]

【 従来の技術】情報処理装置において、パケットの処理 能力はバス転送能力に依存する。このバス転送能力を向 上するためにパケットバス方式が採用される。このパケ ットバス方式では、マスタがスレーブにパケットを送出 し、スレーブからの前記パケットに対する応答を待たず に、別のマスタがパケットバスの使用権を獲得して次の パケットを送出する。

【 0003】図11にこの種の従来のパケットバス制御装置の一例を示す。パケットバス制御装置において、ダイレクトメモリアクセス(DMA)マスタ2はパケットバスマスタ3a、パケットバス1、パケットバススレーブ4を通してプロセッサ5内のメモリ6をダイイレクトアクセスすることによりメモリ6にパケットの記憶(パケットストア)、あるいはメモリ6からパケットの読み出し(パケットフェッチ)を行う。

【 0 0 0 4 】この場合、DMAマスタ2からのパケットをパケットバスマスタ3 a はパケットバス1を通してパケットバススレーブ4に送出する。パケットバススレーブ4は前記パケットを受けた場合には、正常応答を前記パケットバスマスタ3 a に返す。パケットを受け取っていない場合には、パケットバススレーブ4はパケットバス1を通してリトライ応答をパケットバスマスタ3 a に返し、パケットバスマスタ3 a は同一のパケットを再度、パケットバススレーブ4に送出する。

【 0005】 パケット バス制御装置はリトライ機能を有するパケット バス1 を通してパケット のDMA 転送を行った後に、DMA の終了割り 込みを行う。

[0006]

【 発明が解決しようとする課題】しかしながら、前記パケットバス制御装置は次のような問題があった。図11に示すようにDMAマスタ2からのDMAストアパケットをパケットバスマスタ3aはパケットバス1を通してパケットバススレーブ4に送出する(①)。次に、DMAマスタ2からのDMA転送を終了させるための割り込みパケットをパケットバスマスタ3aはパケットバス1を通してパケットバススレーブ4に送出する(②)。【 0007】次に、パケットバススレーブ4の内部状態で前記パケットが受信できず、パケットバススレーブ4はリトライ応答をパケットバスマスタ3aを返す(③)。さらに、パケットバススレーブ4は前記割り込

(③) 。さらに、ハケット ハススレーフ4 は削記割り 込みパケット をプロセッサ5 に送出すると(④) 、プロセ

3

ッサ5 はDMA 転送を終了させる。

【 0 0 0 8 】 次に、パケット バススレーブ4 はパケット バスマスタ3 a からリトライされたDMAスト アパケット をプロセッサ5 に転送する(⑤)。このよう にDMA スト アパケット よりも 先に割り 込みパケット がプロセッサ5 に受信されてしまう。 すなわち、DMAスト アパケット、割り 込みパケット の順序が入れ替わる。このため、DMAスト アパケットのメモリ 6 への転送が完全に終了していないにもかかわらずプロセッサ5 がDMA 転送を終了させてしまう。

【 0009】そこで、ソフトウェアを用いてパケットバススレーブ4側からチャネル(パケットバスマスタ3a側)のステータスを読み出すことによりDMA転送が終了したかどうかを確認していた。このため、DMA終了割り込みが発生した後も、DMA転送の正常終了を確認するまでチャネルのステータスを読み出すために余分な時間を要していた。

【 0010】本発明の目的は、パケットの順序の整合性を保持し、パケットバスの効率を高めるパケットバス制御装置を提供することにある。

[0011]

【 課題を解決するための手段】本発明のパケットバス制御装置は、前記課題を解決するため、以下の手段を採用した。

【0012】<本発明の装置の要旨>本発明のパケット バス制御装置は図1 に示したよう にダイレクトメモリア クセス転送によってマスタ2からデータパケットと前記 転送を終了させるための割り 込みパケットとをパケット バス1を通してスレーブ4に転送するパケットバス制御 装置であって、前記マスタ2からのデータパケットを記 30 憶するデータパケット記憶部31と、前記マスタ2から の割り 込みパケット を記憶する割り 込みパケット 記憶部 32と、前記データパケット記憶部31と割り込みパケ ット 記憶部32とに記憶されたパケットのアドレス情 報、パケットの種類情報、マスタ2からスレーブ4への パケットの送信待ち状態情報とスレーブ4からの前記パ ケット に対する応答待ち状態情報とを管理する管理部3 3と、前記管理部33で管理される内容に基づき前記デ ータパケット 記憶部31と前記割り 込みパケット 記憶部 32との一方の記憶部からパケットを読み出して前記ス レーブ4に送出する読み出し制御部34とを備え、前記 読み出し制御部34は、前記データパケットをスレーブ 4 に送信した後に前記割り 込みパケット を受信した場合 にスレーブ4 からの前記送信されたデータパケット に対 する応答が正常応答であることを確認した後に、前記割 り込みパケットを送信する(請求項1に対応)。

【 0013】要はパケットバスにデータパケット、割り込みパケットを送信するマスタがDMA 転送の正常応答が返ってくるまで割り込みパケットを送信しないように制御したものである。

【0014】以下、その構成を説明する。

(データパケット 記憶部) データパケット 記憶部31は 前記マスタ2からのデータパケットを記憶するもので、 例えば、バッファメモリなどである。

(割り 込みパケット 記憶部)割り 込みパケット 記憶部32は前記マスタ2からの割り込みパケットを記憶するもので、例えば、バッファメモリなどである。

(管理部)管理部33は前記データパケット記憶部31 と割り込みパケット記憶部32とに記憶されたパケット のアドレス情報、パケットの種類情報、マスタ2からス レーブ4へのパケットの送信待ち状態情報とスレーブ4 からの前記パケットに対する応答待ち状態情報とを管理 するもので、例えば、複数のシフトレジスタ、あるいは バッファメモリからなる。

(読み出し制御部) 読み出し制御部3 4 は前記管理部3 3 で管理される内容に基づき前記データパケット 記憶部 3 1 と 前記割り 込みパケット 記憶部3 2 との一方の記憶部からパケット を読み出して前記スレーブ4 に送出する。

【 0015】前記読み出し制御部34は、前記データパケットをスレーブ4に送信した後に前記割り込みパケットを受信した場合にスレーブ4からの前記送信されたデータパケットに対する応答が正常応答であることを確認した後に、前記割り込みパケットを送信する。前記読み出し制御部34は、例えば、中央処理装置がメモリに格納されたプログラムを実行することにより実現される機能、すなわち、ソフトウェアである。

【 0016】本発明は以下の付加的構成要素を付加しても成立する。その他の付加的構成要素とは、前記データパケットは前記転送により前記スレーブに設けられたメモリにストアされるストアパケットであることである(請求項2に対応)。

【 0017】その他の付加的構成要素とは、前記管理部33は前記マスタ2から受信した順序で前記データパケット、割り込みパケットに関する前記情報を記憶する複数の優先順位記憶部を有する。前記スレーブ4からの前記送信されたパケットに対する応答が正常応答である場合には、前記送信されたパケットに対応する優先順位記憶部は前記情報を消去し、前記消去された優先順位記憶部以外の全ての優先順位記憶部は優先順位をそれぞれ1つ繰り上げることである(請求項3に対応)。

【 0018】その他の付加的構成要素とは、前記前記スレーブ4からの前記送信されたパケットに対する応答がリトライ応答である場合には、前記送信されたパケットに対応する優先順位記憶部は前記情報を消去せず、かつ前記優先順位記憶部は優先順位を繰り上げない。

【 0019】前記読み出し制御部34は、前記送信されたパケットに対応する優先順位記憶部の前記情報に基づき前記データパケット記憶部31から再びデータパケッ50トを読み出してスレーブ4に送出することである(請求

項4に対応)。

【0020】その他の付加的構成要素とは、前記読み出 し制御部34は、前記割り込みパケットを受信した後に 割り 込みパケット ではない新たなパケット を受信した場 合にその新たなパケットを前記割り 込みパケットを送信 する前にスレーブ4 に送信することである(請求項5 に 対応)。

[0021]

【作用】本発明によれば、管理部33がデータパケット 記憶部31と割り込みパケット記憶部32とに記憶され 10 たパケットのアドレス情報、パケットの種類情報、マス タ2からスレーブ4へのパケットの送信待ち状態情報と スレーブ4からの前記パケットに対する応答待ち状態情 報とを管理する。

【0022】そして、管理部33で管理される内容に基 づき 読み出し 制御部3 4 はデータパケット をスレーブ4 に送信した後に割り 込みパケット を受信した場合にスレ ーブ4 からの送信されたデータパケット に対する応答が 正常応答であることを確認した後に割り 込みパケットを 送信する。

【0023】すなわち、パケットバス1での割り込みパ ケット、データパケットの順序の入れ替わりが防止で き、データパケット がメモリ にスト アされる 前に転送処 理が終了することがなくなる。また、転送終了の確認作 業が不要となるので、余分な時間がかからなくなる。

【0024】また、スレーブ4からの応答が正常応答で ある場合、送信されたパケット に対応する優先順位記憶 部は情報を消去し、消去された優先順位記憶部以外の全 ての優先順位記憶部は優先順位をそれぞれ1 つ繰り上げ るので、優先順位の最も高い優先順位記憶部の情報に従 30 って次に受信したパケットを読み出すことができる。

【0025】さらに、スレーブ4からの応答がリトライ 応答である場合、送信されたパケット に対応する優先順 位記憶部は情報を消去せず、かつ優先順位記憶部は優先 順位を繰り上げず、読み出し制御部34は前記情報に基 づき データパケット 記憶部31からのデータパケットを 再びスレーブ4に送出する。すなわち、リトライ応答を 受けたパケット の送信優先順位を高く することによりパ ケットバスの使用待ち時間を短縮することができる。

【 0026 】また、読み出し制御部34 は記割り込みパ 40 ケットを受信した後に割り込みパケットではない新たな パケット を受信した場合にその新たなパケット を前記割 り込みパケットを送信する前にスレーブ4に送信するの で、パケットの送信待ち時間を短縮でき、バスの有効利 用を図ることができる。

[0027]

【 実施例】以下、本発明のパケットバス制御装置の実施 例を図面を参照して説明する。図2 は本発明のパケット バス制御装置の一実施例を示す構成ブロック図である。 前記パケットバス制御装置は、パケットバス1、パケッ 50. る。

トバス1 に接続されるパケットバスマスタ3 及びパケッ ト バススレーブ4、パケット バスマスタ3 に接続される DMA マスタ2、パケット バススレーブ4 に接続される プロセッサ5を備える。

【 0028】DMAマスタ2はパケットバスマスタ3、 パケット バス1、パケット バススレーブ4 を通してプロ セッサ5 内のメモリ6 をダイイレクトアクセスすること により パケット ストア、あるいはパケット フェッチを行 う。

【 0029】パケットバスマスタ3はDMAマスタ2か らのDMAストアパケット、割り込みパケットをパケッ・ トバス1を通してパケットバススレーブ4に送出する。 パケット バスマスタ3 はパケット バススレーブ4 からの パケットに対する正常応答、リトライ応答を受けてリト ライ応答の場合には再度、同一のDMAパケットをパケ ットバススレーブ4に転送する。

【 0030】パケットバススレーブ4はパケットバス1 を通してパケットバスマスタ3からのDMAストアパケ ット、割り込みパケットをプロセッサ5に送出する。パ ケットバススレーブ4はパケットに対する正常応答、リ トライ応答をパケットバスマスタ3に返す。

【 0031】前記プロセッサ5は入力されたDMAスト アパケットをメモリ6にストアし、入力された割り込み パケット により DMA 転送を終了させる。 図3 は前記パ ケットバスマスタ3の詳細な構成図である。図3におい て、前記パケット バスマスタ3 は、DMA マスタ2 に接 続されるDMAバッファ31と、DMAマスタ2に接続 される割込みバッファ32と、DMAマスタ2に接続さ れる複数のシフトレジスタ33-1~33-Nと、DM Aバッファ31 及び割込みバッファ32 及び複数のシフ トレジスタ33-1~33-Nに接続されるバッファリ ード 制御部34と、DMAバッファ31及び割込みバッ ファ32及びバッファリード制御部34に接続されるパ ケットバス送信部35とを備える。

【 0032】DMAバッファ31は複数のバッファアド レスをもちDMA マスタ2 からのDMA パケットを記憶 する。割込みバッファ32は前記DMAバッファ31の 複数のバッファアドレスとは異なる複数のバッファアド レスをもちDMA マスタ2 からの割り 込みパケット を記 憶する。

【 0033】複数のシフトレジスタ33-1~33-N は1番目のビットにパケットの送信待ちまたは応答待ち を示すパケット 状態を保持し、2 番目のビット にパケッ トの種類、3番目のビットに前記バッファアドレスを保 持する。

【 0034】 複数のシフト レジスタ33 -1 ~3 3 -N において、シフトレジスタ33-1はバッファリード制 御部34により読み出される優先順位が1番目であり、 シフトレジスタ33 -Nは前記優先順位がN番目であ

【 0035】 バッファリード 制御部34 は前記複数のシフトレジスタ33-1~33-N に保持された内容に基づき DMA バッファ31、割り 込みバッファ32 に記憶されたパケットの中から次の送信パケットを決定する。パケットバス送信部35 はバッファリード 制御部34 により 読み出されたパケットをパケットバス1 に転送する。

【 0036】次に、このように構成された実施例の動作を図面を参照して説明する。図4 ははパケットバス制御装置の動作を示すフローチャートである。図5 はバッフ 10 ァリード制御部の動作を示すフローチャートである。

【 0037】まず、パケットバスマスタ3はDMAマスタ2からDMAストアパケットを受信する(ステップ101)。次に、パケットバスマスタ3はDMAマスタ2から割り込みパケットを受信する(ステップ102)。【 0038】すると、図6に示されるパケットバスマスタ3において、DMAバッファ31はDMAマスタ2からのDMAストアパケット(DWパケット)をバッファアドレスA1に記憶する。

【 0039】また、これと同時にシフトレジスタ33 - 201 は前記DMAバッファ31~のDWパケットのストア情報として、パケットの状態S(送信待ち)、パケットの種類DW、バッファアドレスA1を記憶する。

【 0040】次に、割り込みバッファ32はDMAマスタ2からの割り込みパケット(ITパケット)をバッファアドレスA5に記憶する。また、これと同時にシフトレジスタ33-2は前記割り込みバッファ32へのITパケットのストア情報として、パケットの状態S(送信待ち)、パケットの種類IT、バッファアドレスA5を記憶する。なお、各パケットは受信された順番に優先順30位の高いシフトレジスタから記憶されていく。

【 0041】次に、バッファリード 制御部34 は複数のシフトレジスタに順次記憶された内容に基づき DMAバッファ31、割り込みバッファ32から読み出すべきパケットの順序を決定する(ステップ103)。バッファリード 制御部34によるパケットのリード 順序は図5に従って決定される。

【 0042】まず、バッファリード制御部34は優先順位1のシフトレジスタ33-1に記憶されたパケットの状態が応答待ちか送信待ちかあるいは無効かを判定する 40 (ステップ111)。

【 0043】 バッファリード 制御部34 は優先順位1のパケットの状態が送信待ちSである場合には、優先順位1のアドレスで示されるバッファに記憶されたパケットをリードしパケットの状態を応答待ちOにする(ステップ112)。

【 0044】図7 に示す例では、バッファリード 制御部34 は優先順位1 のシフトレジスタ33-1 に記憶されたパケットの状態が送信待ちSであるので、優先順位1のアドレスA1で示されるDMAバッファ31 に記憶さ

れたDWパケットをリードしパケットの状態を送信待ちSから応答待ちOにする。

【 0 0 4 5 】 そして、パケット バス送信部3 5 は、DM Aストアパケット(DWパケット) をパケット バス1 を介してパケット バススレーブ4 に送信する(図4 のステップ1 0 4)。

【 0046 】次に、複数のシフトレジスタ $33-1\sim 3$ 3 -Nはパケットバススレーブ4 からの応答を待ち(ステップ105)、複数のシフトレジスタ $33-1\sim 33$ -Nは、その応答が正常応答かリトライ応答かを判定する(ステップ106)。

【 0047】パケットバススレーブ4からの応答が正常 応答の場合には、送信シフトレジスタの内容がクリアされ、クリアされたシフトレジスタより 優先順位が低いシフトレジスタが1つづつシフトされ、シフトレジスタの 優先順位が1つ繰り上がる(ステップ107)。

【 0048 】図8 に示す例では、優先順位1 のシフトレジスタ33-1 の内容をクリアし、優先順位2 のシフトレジスタ33-2 の内容を優先順位1 のシフトレジスタ33-1 にシフトする。優先順位1 のシフトレジスタ3-1 の内容は前記割り 込みパケット に関する情報、すなわち、送信待ちS、パケットの種類IT、バッファアドレスA5となる。

【 0049 】ここで、図9 に示すように、バッファリード 制御部34 は優先順位1 のシフトレジスタ33-1 の内容に従って、割り 込みハッフバッファ32 から1 Tパケットを読み出し、パケットバス送信部35 は1 Tパケットをパケットバススレーブ4 に送出する(図4 のステップ108)。また、シフトレジスタ33-1 は応答待ち〇にされる(図5 のステップ112)。

【 0050】一方、ステップ106において、応答がリトライ応答である場合には、図10に示すようにシフトレジスタ33-1の応答待ちOを送信待ちSに変更する(ステップ109)。このとき、それぞれのシフトレジスタの優先順位は変わることはなく、シフトレジスタ33-1の内容は送信待ちS、パケットの種類DW、バッファアドレスA1である。

【 0051】そして、処理がステップ103に戻り、ステップ103からステップ105の処理を再度を行う。すなわち、優先順位1のシフトレジスタ33-1の内容に従ってバッファリード制御部34はDMAバッファ31からDMAストアパケットを読み出して送信する。従って、リトライになったDMAストアパケットは読み出されて送信される。

【 0052】一方、バッファリード制御部34は優先順位1のパケットの状態が応答待ち〇である場合には、優先順位2のシフトレジスタ33-2に記憶されたパケットの状態が応答待ちか送信待ちかあるいは無効かを判定する(ステップ113)。

のアドレスA1 で示されるDMA バッファ31 に記憶さ 50 【 0053】 バッファリード 制御部34 は優先順位2の

パケットの状態が送信待ちSである場合には、パケットの種類が割り込みかどうかを判定する(ステップ114)。バッファリード制御部34はパケットが割り込みパケットでない場合には、優先順位2のアドレスで示されるバッファに記憶されたパケットをリードしパケットの状態を応答待ちOにする(ステップ115)。すなわち、優先順位1と優先順位2とにDMAストアパケットが設定されている場合には、ステップ115の処理となる。

【 0054 】 次に、パケット が割り 込みパケット である *10* 場合には、バッファリード 制御部34 は優先順位1 のパケット がDWパケット(DMAストアパケット) であるか判定する(ステップ116)。

【 0055】優先順位1のパケットがDWパケットでない場合、例えば、DMAフェッチ(メモリからマスタへの読み出し)、割り込みパケットである場合には、パケットの順序が逆転してもよいので、ステップ115の処理に進む。

【 0056】優先順位1のパケットがDWパケットである場合には、パケットバス1上でパケットの順序が逆転 20 しないように優先順位2のシフトレジスタ33-2の内容を読み出し禁止し、次に、優先順位2のシフトレジスタ33-2の内容が読み出し禁止であるので、バッファリード制御部34は優先順位3のパケットの状態が送信待ちか応答待ちか無効かを判定する(ステップ11

8)。そして、ステップ119はステップ114と同様に、ステップ120はステップ115と同様な要領で処理される。

【 0057】なお、ステップ111、113、118において、パケット 状態が無効である場合にはステップ13017に進む。そして、ステップ121において、優先順位1, 2のパケット はいずれかがDWパケット かどうか判定される。このような処理が優先順位4からNまで続行される。

【 0058】このように、パケットバスマスタ3はパケットバススレーブ4からDMAストアパケットに対する正常応答が返ってくるまで割り込みパケットを送信しないように制御するので、パケットバス1でのパケットの順序の入替えを防止できる。また、DMAストアパケット、割り込みパケットの順序を保証するため、ソフトウ 40ェアによりDMA終了確認を行う必要がなくなり、余分な時間がかからなくなる。

【 0059】また、リトライ応答が優先順位1のシフトレジスタ33-1に返ってくるので、次に優先順位1でDMAストアパケットが送信されるため、割り込みパケットの待ち時間が最小限に抑えられる。

【 0060】さらに、最初に受信したパケットがDMA フェッチ、割り込みパケットのような順序の逆転を許す パケットであり、次に受信した新たなパケットがDMA ストアパケットとする。この場合には、前記バッファリ 10 ード 制御部3 4 は、その新たなパケット を前記割り 込み パケット を送信する前にスレーブ4 に送信する。

【 0061】これにより、パケットの送信待ち時間を短縮でき、バスの有効利用を図ることができる。

[0062]

【 発明の効果】本発明によれば、管理部で管理される内容に基づき読み出し制御部はデータパケットをスレーブに送信した後に割り込みパケットを受信した場合にスレーブからの送信されたデータパケットに対する応答が正常応答であることを確認した後に割り込みパケットを送信する。

【 0063 】すなわち、パケットバスでの割り込みパケット、データパケットの順序の入れ替わりが防止でき、データパケットがメモリにストアされる前に転送処理が終了することがなくなる。また、転送終了の確認作業が不要となるので、余分な時間がかからなくなる。

【 0064】また、スレーブからの応答が正常応答である場合、送信されたパケットに対応する優先順位記憶部は情報を消去し、消去された優先順位記憶部以外の全ての優先順位記憶部は優先順位をそれぞれ1つ繰り上げるので、優先順位の最も高い優先順位記憶部の情報に従って次に受信したパケットを読み出すことができる。

【 0 0 6 5 】さらに、スレーブからの応答がリトライ応答である場合、送信されたパケットに対応する優先順位記憶部は情報を消去せず、かつ優先順位記憶部は優先順位を繰り上げず、読み出し制御部は前記情報に基づきデータパケット記憶部からのデータパケットを再びスレーブに送出する。すなわち、リトライ応答を受けたパケットの送信優先順位を高くすることによりパケットバスの使用待ち時間を短縮することができる。

【 0066】また、読み出し制御部は記割り込みパケットを受信した後に割り込みパケットではない新たなパケットを受信した場合にその新たなパケットを前記割り込みパケットを送信する前にスレーブに送信するので、パケットの送信待ち時間を短縮でき、バスの有効利用を図ることができる。

【図面の簡単な説明】

【 図1 】 本発明のパケット バス制御装置を示す原理図である.

【 図2 】本発明のパケットバス制御装置の実施例を示す 図である。

【 図3 】前記実施例におけるパケットバスマスタを示す構成図である。

【 図4 】パケットバス制御装置の動作を示すフローチャートである。

【 図5 】 バッファリード 制御部の動作を示すフローチャート である。

【 図6 】 DMAストアパケット 及び割り 込みパケット の 受信を説明する図である。

ストアパケットとする。この場合には、前記バッファリ 50 【 図7 】 DMAストアパケットの送信を説明する図であ

II

る。

【図8】DMAストアの正常応答を説明する図である。

【 図9 】割り込みパケットの送信を説明する図である。

【 図1 0 】 DMAストアのリトライ応答を示す図であ

【 図1 1 】 従来のパケット バス制御装置の一例を示す図である。


【符号の説明】

1・・パケットバス

2・・DMAマスタ

【 図1 】

本発明のバケットバス制御装置の原理図



3・・パケット バスマスタ

4・・パケット バススレーブ

5・・プロセッサ

6・・メモリ

31・・DMAバッファ

32・・割り込みバッファ


3 3 -1 ~3 3 -N・・シフトレジスタ

34・・バッファリード 制御部

35・・パケットバス送信部

【 図2 】


本発明のパケットバス制御装置の実施例を示す図




12

【図3】


【 図6】






【 図7 】


【図8】



【 図4 】 パケットバス制御装置の動作を示すフローチャート




【 図5 】 バッファリード制御部の動作を示すフローチャート




【図9.】

【図10】



【図11】

従来のパケットバス制御装置の一例を示す図



フロント ページの続き

(72)発明者 柞木 賢一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 星 健二

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 須藤 清

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 加藤 貴紀

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内